1.1设计理论本文设计一个108位前导0计数器电路，采用2位分组的并行计数算法，电路设计原理如下：如图2所示，前导0计数电路将数据位宽平分为高半位和低半位两个部分，然后分别对两部分前导0个数进行计算，在下一级计数逻辑对上面两个计数器结果进行汇总．当n＝2时，相当于4位前导0计数电路；当n＞2时，相当于2n位前导0计数电路．
1.24位前导0电路设计如图3所示，Count［1：0］可以表示Data［3：0］不全为0时前导0个数；当Data［3：0］全为0时，前导0的个数为4，Count［1：0］最多也只能表示3，因此需要Z信号作为Count的拓展位［4］．当Data［3：0］全为0时，前导0个数是4，拓展位Z＝1，count［1：0］＝2′b00，Z与Count［1：0］组成3位二进制计数值，为3′b100，正好可以表示Data［3：0］全为0时前导0的个数4．
1.38位前导0电路设计8位前导0电路是在两个4位前导0得出的计数结果后再做一次选择，对前面两个4位前导0的计数结果进行汇总．8位前导0的电路结构如图4所示．图4中，左上方电路计算高4位前导0个数，右上方电路计算低4位前导0个数．当高4位全为0时，则需将高4位前导0个数与低4位前导0个数相加；当高4位不全为0，则只需输出高4位前导0个数即可．当Data［7：0］不全为0，Count［2：0］即可表示前导0的个数；当Data［7：0］全为0，则Count［2：0］＝3’b0，Z＝1，构成二进制1000可以表示成8个0．从8位前导0电路结构，再结合4位前导0电路结构，由此找出前导0电路设计规律，为108位前导0电路设计提供结构的拓展．将8位前导0电路结构进行模块层次化，如图5所示．图5所示，浅灰色模块（四端口模块）是1个NR2D和1个INVD，深灰色模块（三端口模块）是1个AN2D，上一级的白色模块是3个MUX2D，下一级白色模块（五端口模块）是5个MUX2D．在大位宽前导0电路设计中，每向下增加一级模块，模块的个数就会增加一倍，白色模块的MUX2D就会增加2个，浅灰色和深灰色模块的逻辑单元不变．
1.4108前导0电路设计将64位、32位和12位这三个前导0电路进行拼接，组成的108位前导0电路结构如图6所示．如图6所示，从上到下分别是第一级模块、第二级模块、第三级模块、第四级模块、第五级模块、第六级模块、第七级模块．各个模块的内部逻辑电路如图7所示，其中白色模块n（n≥2）是指模块的级数。
2电路优化
2.1Z信号树逻辑优化图6中深灰色模块（三端口模块）是Z信号树逻辑模块，Z信号树经过优化之后如图8所示．
2.2Count树逻辑优化图6中白色模块（五端口模块）构成Count树，Count树由MUX2D逻辑单元构成．由于MUX2D标准单元存在传输管，导致标准单元延时大，以及单元驱动能力弱的情况［5］．因此需要将传输管逻辑单元优化成速度快、稳定性好的CMOS互补逻辑单元。将MUX2D传输管逻辑单元通过逻辑换算，使之成为互补的CMOS逻辑单元，可以有效提高Count树的计算速度和稳定性．根据Count树中白色模块（五端口模块）所处的模块级数，分奇偶两种情况分别进行逻辑换算和重组，优化之后的逻辑结构如图9所示．从图9发现，优化后的逻辑电路中有反相器存在，并且随着模块级数增加，反相器个数也在增加．因此有必要将反相器提取出来，以一个大尺寸的反相器来代替这些分散的反相器，这样既可以满足驱动的需要，也可以用来减少面积．于是进一步优化之后的电路结构如图10所示．
2.3单元尺寸优化在同一级有关联的相邻两个模块，由于扇出不同造成负载不一样，因而不同模块内部单元尺寸的调整顺序也不一样．108位前导0电路逻辑单元尺寸调整的顺序如图11所示．从图11可以看出，首先优化第1条路径的尺寸，按照阿拉伯数字依次增大的顺序，依次进行不同路径的模块单元尺寸调整，最后优化第13条路径．每条路径都是顺着箭头的方向，对各个模块依次进行单元尺寸的调整．
3性能比较
在108位前导0电路设计完成过后，提取电路设计的网表进行PT分析，通过PT分析获得到时序和面积结果．然后分别与传统前导0计数器的RTL级代码［6］进行DC综合的结果，以及8位分组的RTL级代码进行DC综合的结果进行比较，如表1所示．通过比较发现，传统前导0的RTL级代码进行DC综合的时序和面积都太大，相对而言8位分组前导0的RTL级代码进行DC综合的时序却要比它要好得多，这也是当前一直使用8位分组前导0的RTL级代码的原因．然而本文设计的2位分组的108位前导0电路，进行PT分析的时序比8位分组DC综合的时序少了19％，但面积却比8位分组的差了20％．由于计数器的运算速度对浮点加法的运算是至关重要的，在面积相差不大的情况下这个电路设计仍然是非常成功的．
2电力线路设计
2.1路径设计
①变电所进出线。说明两端及中间变电所(发电厂)进出线的位置和方向，还要表示出现有和拟建线路出线的关系，合理布置进出线方案。②路径方案的选择。按照已掌握的线路路径资料，对全线选出各有特点的两、三个路径方案进行比较，在大的方案中也可以选出不同的小方案参加比较。各路径方案要从路径长度、可利用的铁路、公路、水路等交通条件，沿线路地形、地势、水文、地质情况，特殊气象区，污秽地区，森林资源，矿产资源，跨越河流，各种障碍物，选用的线路拐角及线路曲折系数等情况，来说明各路径方案的优劣。除了从技术上比较各路径方案外，还要从线路安全运行、方便施工、降低造价、经济运行、障碍物的处理及大跨越情况等方面进行全面的分析比较。
2.2气象条件
①气象资料的分析及取值。对沿线气象台(站)的气象资料和送电线路、通信线路的运行经验及自然灾害资料进行分桥说明。如果送电线路较长或气象区复杂，可分段选择气象区。气象资料的取值包括：最大风速的取值、电线覆冰的取值、年平均气温的确定、最高和最低气温的取值、雷电日数的取值。②将已选取的各种气象条件，分别按最高气温、最低气温、最大风速、覆冰、安装、年乎均气温、外过电压、内过电压等情况所对应的气温、风速、覆冰的气象条件组合数值，以全国典型气象区划分的表格形式汇总列表表示。
2.3机电部分
①导线。按照工程设计任务书的要求和电力系统设计，决定导线截面和分裂根数，论证导线型式、规格、分裂方式、分裂间距等，并说明导线的主要机械和电气特性。通过污秽区时，应说明是否采用防腐导线。此外，应提出导线的防振措施，确定是否需要换位，说明两端和中间变电所(发电厂)的相序排列情况，按换位或换相情况绘出换位或换相布置图，按设计规程和有关规定确定导线对地和交叉跨越的距离。②避雷线。按照设计规程规定，经分析比较，确定避雷线的型式、规格并列出其性能情况，确定避雷线的绝缘方式，绝缘子串型式，绝缘子型式及片数，绝缘间隙距离及换位方式和防振措施等。③防雷接地及其他。按送电线路的电压等级，通过地区雷电话动情况和已有线路的运行经验来确定避雷线根数、保护角、档距中央导线和避雷线的最小距离。按照地质、地貌情况，说明采用接地装置的主要型式和要求的接地电阻值。按照送电线路设计情况，计算雷电预期跳闸率和耐雷水平，以满足过电压保护规程的要求。按导线荷载条件和防电晕性能要求，选择线路各种金具型式。如采用分裂导线，应选择间隔棒型式，并确定间隔棒在档距内的安装距离。按无线电干扰标准设计，提出防干扰措施。
2.4杆塔和基础
①杆塔设计。按照全线地形，交通情况，线路在电力系统的重要性，国家材料供应及施工、运行条件等因素，选择杆塔型式。设计时一般应尽量选用典型设计或经过施工运行考验的成熟杆塔型式并说明杆塔的使用条件。对新型杆塔的设计要充分研究设计理由，经科学试验后再选用。同时要说明所采用的各种杆塔型式的特点、适用地区、使用钢材量和混凝土量等技术经济指标，说明杆塔的使用条件(如设计最大风速、覆冰厚度、水平档距、垂直档距、最大使用档距、线间距离、标准杆塔高度和分段高度、杆塔允许转角度数、杆塔重量等)及杆塔设计的主要原则。②基础设计。依据基础设计应遵循的有关规定和原则，按照全线地形、地质、水文等情况，以及基础受力条件，来确定基础的型式，并说明各种基础型式的特点，适用地点、地质、水文条件，每基耗用材料量及有关技术经济指标。对一些特殊基础(如沼泽地基础、强腐蚀地区基础、大孔性土基础、特殊不良地质基础)的设计问题，应进行必要的试验，提出处理措施。
2.5大跨越设计
大跨越设计一般指线路跨越通航大河流、湖泊、海峡等的设计，其档距在800m以上或杆塔高度在80m以上，且发生事故时，严重影响航运或修复特别困难，故导线选型或杆塔设计需予以特殊考虑。对线路跨越较大的山谷，是作为大档距来设计，一般情况下只对导线及特殊的气象条件进行处理。
①跨越地点及气象条件。说明各跨越地点的杆塔位处的地形、地势、水文、地质、主河道变迁、通航、跨越档距的大小等情况，选出几个跨越方案。并选择最大风速、电线覆冰和气温等。②导线和避雷线选择。按照导线和避雷线的电气和机械性能、跨越挡距的大小、杆塔高度、导线和避雷线的间距及荷载条件，选择导线和避雷线。此外针对大跨越比一般线路振动严重的特点，说明采用的防振措施。③绝缘子串及金具。除按照对一般线路考虑的条件外，还应按线路荷载大和杆塔高，需增加绝缘子片数的情况，选择或新设计绝缘子串及金具。④跨越方案的优化。将各跨越设计方案的杆塔型式、高度和基础型式，采用单、双回路跨越和路径长度，以及采用导线和避雷线，绝缘子和金具，施工和运行条件等进行综合比较，对各跨越方案进行全面论证，推荐出大跨越的最佳方案。
3结语
送电线路的初步设计是一门较为复杂的学科，此项工作要求设计人员既懂专业知识,又必须有现场处理各种复杂局面的实践经验。特别是现场踏勘阶段，设计人员需不辞劳苦、反复踏勘,收集各种现场资料,比较各种方案以选出一种既经济又切合实际的方案。经过辛勤工作设计出的线路即使不是最好也是较为合理的。
参考文献：
[1]余国清.送电线路路径选择的影响因素[J].云南电力技术,2002,(4).
[2]陈琳.湖广永-连110kV输电工程杆塔基础的处理及设计优化[J].中国农村水利水电,2005,(6).
[3]王坚.浅谈架空输电线路设计[J].山西建筑,2004,(15).
[4]董芝春.浅谈高压输电线路的防雷保护[J].科技资讯,2007,(30).
[5]钟鸣.浅谈架空送电线路的设计与优化[J].中国高新技术企业,2007,(10).
际施工中在对路径进行选择时会受到多种因素的影响，如果单纯的考虑路径系数的大小，工程的造价不仅无法保证处于最低水平，可能还会导致成本增加，无法保证线路路径的经济性。所以在对线路路径进行选择时，需要综合多方面的因素进行综合考虑，通过多个方案进行比较，从而选择科学合理的路径方案，确保路径方案的最经济性。每个路径方案的优劣需要从多个方面进行考虑，不仅需要考虑路径的长度，而且还要对沿线的交通条件、地形、地势、地质及水文情况进行全面考虑，对于气象、矿产资源及需要跨越的河流、森林及各种障碍物进行分析，选用最优化的曲折系数和线路转角，通过对不同路径选择方案进行对比，从而分析出每个路径方案的优劣，选择最优的方案，这不仅确保了造价的最小化，而且运行的安全性和经济性都能得以保障，施工更加方便。
1.2防雷设计
目前在线路设计中，由于线路电压等级的不断降低，导致避雷线在线路中所占造价比重不断加大。在对线路防雷设计时，需要根据送电线路的电压等级不同、该地区已有线路运行情况及雷电活动情况来对需要采用的避雷线根数进行确定，同时还要对避雷线的档距、中央导线、保护角和避雷线的最小距离进行准确的确定，确保防雷的效果。当前在送电线路中往往利用接地型避雷线来进行防雷，这种防雷措施充分的保护了送电线路的安全性，而且所采用的避雷线的保护角也较小，这样就取得了良好的遮蔽效果。
1.3气象条件的选择
在进行线路设计时，需要充分的考虑到当地的气象条件，这不仅需要具体参考当地的气象资料，而且还要对已有线路的运行情况进行综合考虑，考虑到当地自然变化的规律，同时还要对一些自然现象出现的可能性进行考虑，通过诸多因素的综合分析后，看其是否具有经济上的可操作性，对线路客观可能存在的危险程度、线路施工、运行和检修等工作的安全性、经济效益及计算的便捷性进行分析，确保设计出来的线路能够在危险情况下正常运行，避免其在发生危险时出现倒杆事故。一旦风速过大或是过电压产生时，就避免导线对地发生闪络事故，确保线路与地面具有绝对安全的距离，施工中要加强安全防范措施，确保人身和设备的安全。
1.4大跨越设计
大跨越设计通常是指线路在跨越通航湖泊、大河流、海峡等的设计时，其杆塔高度在80m以上或是档距在800m以上，并且在发生事故时，会严重影响到航运或者是进行修复会特别的困难，所以在进行导线选型或是杆塔设计需予以特殊考虑。对线路跨越较大的山谷，是作为大档距来设计，一般情况下只对导线及特殊的气象条件进行处理。（1）跨越地点及气象条件。说明各跨越地点的杆塔位处的地形、主河道变迁、地势、通航、水文、地质、跨越档距的大小等情况，选出几个跨越方案。并选择电线覆冰、最大风速气温等。（2）导线和避雷线选择。按照避雷线和导线的电气和杆塔高度、机械性能、跨越挡距的大小、导线和避雷线的荷载条件以及间距，选择导线、避雷线。（3）绝缘子串及金具。除了应当按照对一般线路考虑的条件外，还应按杆塔高和线路荷载增加绝缘子片数，选择或新设计金具和绝缘子串。
1.5推行限额设计
1.5.1线路设计与工程造价具有极为重要的联系，所以在设计过程中，需要不断强化设计人员的造价控制意识，使设计人员在设计中时刻注意关注工程的造价。科学的进行方案的选择，将施工设计预算严格控制在规定的概算范围内，而且还要对设计变更进行有效的管理，树立动态的管理理念，从而在设计的全过程中都将造价控制进行具体的落实。造价人员也可以全程参与管理，通过为设计人员提供具体的经济指标，从而确保论证和测算的准确性，确保投资方案的经济性，更加准确和合理地进行投资，确保工程与限额设计达到相符，实现投资的优化设计。
1.5.2建立健全设计单位的经济责任制，设计部门要与实行“节奖超罚”建设单位签订设计承包合同，分别明确双方的权利及义务，在设计过程中出现的工程浪费以及由于工期延误而超出投资限额的损失，要按照合同对设计人员责任进行相应的追究，进行赔偿。设计阶段控制造价还充分体现了事前控制的思想。设计阶段是项目即将实施而未实施的阶段，为了避免施工阶段不必要的修改，应把设计做细、做深入。
EFT/B干扰信号在线路传导过程中，其中的共模干扰信号频率高，且干扰幅度大，对设备的影响较大，差模信号频率低，干扰幅度小，对设备的影响也较小，所以针对高频干扰信号较强这一情况，我们的滤波电路设计为低通滤波电路，见图1。图中，C1和C2电容为差模滤波电容，主要是为了滤除差模信号，为了防止在通电的瞬间产生较大的冲击电流，此电容选用不宜过大。C3和C4为共模滤波电容，和共模扼流圈一起，共同组成共模滤波电路滤除电源线和地线之间的共模干扰。
L1为共模扼流圈（图2），采用铁氧体做磁芯，双线反向并绕，由结构特点，对中高频的共模干扰信号呈现很大阻抗，抑制中高频共模信号通过，达到滤波的目的。理想的共模扼流圈对差模干扰信号本无抑制作用，但实际上绕组线圈之间存在的间隙，也会产生差模电感，对差模干扰信号也有一定的抑制作用。另外共模电感还可以抑制本身不向外发出电磁干扰，避免影响其他设备电路工作。共模扼流圈上的电感为储能元件，在抑制传导性干扰上有明显作用，但是电感本身的适用频率一般不高于50MHz，所以对高于50MHz的超高频干扰信号，我们在输入信号线加铁氧体磁环来抑制超高频干扰。
铁氧体磁环是一种很常用的滤波材料，它本身属于能量转换器件，低频信号通过时，铁氧体磁环不会影响数据和有用信号的传输，但高频信号通过时，铁氧体磁环会大大增加阻抗，把高频干扰转换为热量消耗掉。实验证明，铁氧体的确对滤波电路的滤波效果产生了非常积极的作用。根据上面的设计方案，我们用通过试验做一下验证。试验中，EFT/B信号U=4KV，分别注入L线和N线，得数据如表格1。由表格1的实验数据，我们可以得出，滤波器对EFT/B干扰信号有很明显的抑制效果，不管是差模部分还是共模部分均取得满意效果。
1.2影响振荡器输出频率的因素标签工作的环境温度具有较大的变化范围，可能从负几十摄氏度到近一百摄氏度。根据第2．1节的推导，振荡器输出周期由电容和电阻决定。由于电容和电阻易受温度影响，尤其是CMOS工艺的电阻温度系数一般较大，因此，在设计电路时需考虑电容和电阻随温度的变化。参考文献［9，10］中所提及的温度补偿方法可以在理论上完全消除温度变化对输出的影响，达到由电阻和电容随温度偏移造成的频率温漂为0。但是，通常情况下，MOS管的工作特性会随温度变化，所以，在电路设计时，电阻的选择需综合考虑。标签芯片在向阅读器发送数据进行反向散射调制时，会在一段时间内接收不到电磁能量，时长从1μs到37．5μs。不同的无能量时段长度对芯片造成的影响不同，小到几个微秒的断电不会使电源管理模块提供给振荡器的电压源VDD发生波动。但是，最大37．5μs的断电时长则会造成振荡器工作电压VDD的下降，当标签再次获得能量时，振荡器工作电压恢复正常，造成电源电压抖动。同时，振荡器所用偏置电流也会发生波动。根据ISO／IEC18000－6C协议，通信过程中标签解码以及反向散射编码对时钟精度要求较严格，而RFID系统的基带数字部分可通过采用相对比值解码和区间分段分频控制方法对反向编码的通信速率进行控制，解决对基带时钟精度要求严格的问题。如前文所述，控制好温度等因素对电容值和电阻值的影响，即可解决振荡器输出频率不准的问题。换言之，输出频率可以偏离理想值，且在变化范围较小情况下，数字基带仍然可以正常工作。但是在设计模拟前端时，应当尽量减小振荡器的输出偏差。
2仿真结果及说明
采用SMIC0．18μmCMOS工艺模型，使用Cadence工具对电路进行设计，并采用Spectre仿真器模拟电路性能。仿真中，在理想电压源为1V，理想偏置电流为100nA，室温为25℃时，电源上电时间为5μs，瞬态仿真时长为300μs。振荡器频率为1．925MHz，功耗为0．9μW。图2所示为理想条件下的仿真输出波形和对其进行freq函数处理后的频率曲线，输出是稳定的周期方波，频率为1．925MHz。
2.1输出频率随温度的变化标签芯片需在宽范围环境温度下工作。图3所示为在理想电源电压和电流基准下电路输出频率随温度的变化曲线。
2.2频率随电源电压的变化由于工艺角的影响，电源管理模块输出给振荡器工作的电压源VDD可能会产生一些偏差，不是理想的1V。当标签芯片距离阅读器较远时，芯片获得能量较少，也可能出现VDD偏低的情况。图4给出了在室温下，偏置电流无偏移时，振荡器输出频率随电源电压变化的曲线。可以看出，VDD低于0．95V时，输出频率随VDD降低快速升高，VDD＝0．75V时，输出频率为1．978MHz；VDD＝0．95V时，输出频率出现最小值，为1．923MHz；VDD超过0．95V时，输出频率呈上升趋势，当VDD到达1．3V时，输出频率达到1．941MHz。该条件下，振荡器在0．75～1．3V电源电压下偏离理想频率小于3％。
2.3频率随输入偏置电流的变化与电压产生偏移的原因一样，偏置电流也会产生一定的偏移而影响振荡器的输出频率。图5给出了输出频率随偏置电流变化的曲线。仿真结果显示，偏置电流减少到90nA时，输出频偏小于目标3％以上；偏置电流增大到110nA时，输出频偏接近3％。
2.4电源电压与偏置电流纹波对输出频率的影响反向调制造成标签芯片接收不到能量的最大时间长度为37．5μs，这会使电源管理模块提供给振荡器的电压源和电流源产生相同频率的纹波，而输出频率的波动对数字基带的影响要大于稳定的频率偏差所带来的影响。当电压源降低100mV，偏置电流降低10nA时，得到了如图6所示的振荡器输出频率波动波形。图6中，输出频率的波谷是在电源电压和偏置电流都降低10％时产生的，最小值是1．864MHz；波形的最大值是1．926MHz，是电源电压和输入电流正常时的输出频率。此时，输出频率的相对误差为1．64％。
1.1MEMS像元和积分电路(CTIA)本论文中采用的氧化钒(VOx薄膜)制成的微机械系统(MEMS)，其电特性如下。由表1可知，MEMS的电特性主要是温度的变化引起电阻值的变化，从而导致电流值发生变化，最后引起信号电压的变化。当外界温度发生改变时，MEMS像元中的有效像元的电阻值发生变化，导致其支路电流发生微弱的变化，其微弱的电流值(nA级别)由M4开关管流出。这一微弱的电流值通过积分电路转换为一个电压值。如图1所示，该积分电路为一种传统的CTIA型读出电路结构。在偏压VSK、VGSK、VGFID、VDET(VSS)和数字信号row_sel、integrate_en、rst_en的作用下(其中row_sel为行选通信号，integrate_en为积分使能信号，rst_en为复位信号)，有效像元Rab上产生的支路电流与盲像元Rbb上产生的支路电流之差得到的电流信号输入到积分器上进行积分。微弱的电流信号就转化成电压信号。其中M1可调节有效像元支路电流值，M2为行选择开关，M3可调节盲像元支路电流值，M4是积分使能开关，Rt-rim用于调节盲像元支路上的电阻，rst_en为数字信号控制的复位开关。
1.2等效像元电路等效像元电路的作用就是在晶元测试时替代MEMS像元产生一微弱的电流值，给积分电路一个测试信号。如图1所示，用于替代盲像元功能的等效像元为“等效盲像元”，其结构包括由外部Pad直接控制的MOS管Mbeqv(MOSBlindEquivalent)和行选择开关M2，pad提供的偏置电压为VBEQV，row_sel_test1(数字信号提供)控制开关M2的选通;用于替代有效像元功能的等效像元为“等效有效像元”，其结构包括由外部Pad直接控制的MOS管Maeqv(MOSActiveEquivalent)和行选择开关M2，pad提供的偏置电压为VAEQV，row_sel_test2(数字信号提供)控制开关M2的选通。在等效像元工作过程中，row_sel_test1和row_sel_test2同时开启，其时序和ROW_SEL一样，VSK给等效盲像元提供偏置电压。工作在饱和区的MOS管Mbeqv和MOS管Maeqv其D与S之间的电阻值与W/L，VGS、VTH的关系如。
2仿真结果分析
在盲像元电阻不变，VSK、VGSK、VGFID等偏压值确定的情况下，积分电流随有效像元电阻的变化如图3所示。图3中的横坐标为有效像元的电阻值，纵坐标为积分电流值。由图3可知积分电流的值随有效像元阻值的减小而增大，其阻值(150～160kΩ)与积分电流(0～200nA)呈线性变化，变化率约为51.86nA/kΩ。由MEMS电特性和表1可知，R=160kΩ，当温度从－20℃变化到80℃，其对应的电阻值降低了544Ω和2530Ω，对应的积分电流(信号电流)为47nA和217nA。说明温差越大，电阻值变化也越大，对应的积分电流的值也越大。而图3的仿真结果也说明了Rab与Rbb之间的值相差越大，对应的积分电流的值也越大。所以可以通过调节图3中的Rab的电阻，来对应MEMS电阻的变化。在等效像元电路结构中，当偏置电压VSK、VG-FID的值确定，积分电流随VAEQV、VBEQV的变化如图4、5所示。图4、5中的横坐标为等效像元栅压VAEQV、VBEQV的值，纵坐标为积分电流的值。由图4、5可知积分电流的值随等效像元栅压VAEQV、VBEQV的增大而增大，VAEQV平均每调节9mV变化10nA的电流，变化率约为10nA/9mV，其偏压值与积分电流(0～200nA)也是呈线性变化。所示可以通过调节图4和图5中的VAEQV、VBEQV的值，模拟外界温度的变化。仿真结果表明等效像元的电特性正好与MEMS像元的电特性一致，所以可用等效像元电路替代MEMS物理结构。
3测试结果分析
基于GlobalFoundry0.35μm工艺，对阵列大小为300×400的红外面阵探测器读出电路进行流片，图6为ROIC阵列整体芯片照片，芯片面积为14mm×16mm。芯片中间的重复单元电路部分是单元电路，单元尺寸为25μm×25μm，重复单元的是数字电路部分，即时序控制部分，最是焊盘。图7为图6局部放大的照片即等效像元(等效盲像元和等效有效像元)的芯片照片，图8为测试芯片的PCB板。因为积分电流为nA级别的电流，很难用仪器测量出来，但可以通过电容反馈互导放大器将电流转换为电压信号测量出来。对VBEQV=2.4V，VSK=5.3V，VGFID=3.933V，Vbus=2.65V等偏置电压进行设定后，通过调节等效有效像元栅压VAE-QV的值，产生0～200nA之间的积分电流，其对应的积分电压值为2.65～3.38V，积分电压与VAEQV值的测试结果如表2所示。图9为积分电流Id=50nA对应的积分电压值2.82V，满足公式(2)。此测试结果表明:在ROIC表面尚未构成MEMS物理结构前，可以通过等效像元电路初步探测ROIC的电性能，筛除不良品。在CP之后和MEMS结构完成之后，等效像元不再启用，等效像元行选择信号始终关闭。
计算机高速数字电路设计技术的发展是电子设计领域一次新的突破，对计算机电子技术的发展有着极大的作用。但是，在现阶段计算机高速数字电路设计技术中却存在一定的问题。例如，信号线间距离对计算机高速数字电路设计的影响，一般情况下，信号线间的距离会随着印刷版电路密集度的增大而变化，越来越狭小，而在这个过程中，也会导致信号之间的电磁耦合增大，这样就不会对其进行忽略处理，会引发信号间的串扰现象，而且随着时间的推移会越来越严重。
1.2 阻抗不匹配的问题
阻抗是信号传输线上的关键因素，而在现阶段计算机高速数字电路设计的过程中，却存在信号传输位置上的阻抗不相匹配的现象，这样极易引发反射噪声，而反射噪声将会对信号造成一定的破坏，使得信号的完整性受到极高速数字电路设计是电子技术行业发展的重要结晶，通过多个电子元件组成，更是将电子技术发挥的淋漓尽致，而且，计算机高速数字电路技术的应用也极为广泛。但是，在实际的应用中，计算机高速数字电路设计技术却受到一些因素的影响，例如，信号线间距离的影响、阻抗不匹配的问题、电源平面间电阻和电感的影响等，都会对计算机高速数字电路技术的运行效率产生影响，要提升计算机高速数字技术的应用效率，必须解决这些影响因素，对此，本文主要对计算机高速数字电路设计技术进行研究。摘要大的影响。
1.3 电源平面间电阻和电感的影响
计算机高速数字化电路设计技术是根据实际的情况，利用先进的电子技术设计而成，在诸多领域都得到广泛的应用。现阶段计算机高速数字电路设计中，由于电源平面间存在电阻和电感，使得大量电路输出同时动作时，就会使整个电路产生较大的瞬态电流，这将会对极端级高速数字电路地线以及电源线上的电压造成极大的影响，甚至会产生波动的现象。
2计算机高速数字电路技术的研究分析
2.1 合理设计，确保计算机高速数字电路信号的完整性
通过以上的分析得知，现阶段计算机高速数字电路设计技术中，由于受到阻抗不匹配的影响，对电路信号的完整性也造成一定的影响，因此，要对计算机高速数字电路技术进行合理的设计，确保计算机高速数字电路信号的完整性。主要分为两方面研究，一方面是对不同电路之间电路信号网的传输信号干扰情况进行研究，也就是以上所提到的反射和干扰的问题，而另一方面，要对不同信号在传输的过程中，对电路信号网产生的干扰情况进行分析。计算机高速数字电路在运行的过程中，会受到阻抗不相匹配的因素而影响到电路信号的传输效率，而且，现阶段计算机高速数字电路运行的过程中，阻抗很难控制，经常会出现阻抗过大或过小的现象，都会对电路信号传播的波形产生一定的干扰，从而对计算机高速电路传输信号的完整性产生直接的影响。为了避免这类情况的发生，要对计算机高速数字电路设计技术展开研究，从正常理论来看，高速数字电路设计难以使电路与临街阻抗的状态相互符合，可以对计算机高速数字电路设计技术进行改进，保持系统处于过阻抗状态，这样就能保证计算机高速数字电路设计不会受到阻抗不等的状态而影响到计算机高速数字电路信息传输的完整性。
2.2 对高速数字电路电源进行合理设计
电源是计算机高速数字电路技术的重要组成元件，通过以上的分析得知，计算机高速数字电路设计中，由于受到电源平面间电阻和电感的影响，使得电源运行过程中会出现过电压的故障，也就是电源的波形质量受到影响，严重影响到计算机高速数字电路运行的可靠性。从理论上来看，如果高速数字电路设计中，电源系统中不存在阻抗的话是电路设计最理想的状态，这样整个信号的回路也不会存在阻抗耗损的问题，系统中的各个点的点位就会保持恒定的状态。但是，在实际中却不会存在这种理想状态，计算机高速数字电路系统运行的过程中，就必须要考虑到电源的电阻和电感因素，而要减少电源面的电阻和电感对电源系统的影响，就必须对其采取降低的处理措施。从当今计算机高速数字电路系统电源材质的分析了解到，电路系统中大多数都是采用大面积铜质材料，如果结合电源系统要求来分析的话，这些材料远远达不到计算机高速数字电路电源的标准要求，这样在系统正常运行的过程中势必会受到一定的影响，对此，要将所有影响因素进行综合性的考虑和研究，可以采用楼电容应用到电路中，这样可以有效的避免或降低电源面电阻和电感对系统的影响，从而有效的提高计算机高速数字电路系统运行的可靠性。
引言
TOPSwitch是美国功率集成公司（PI）于20世纪90年代中期推出的新型高频开关电源芯片，是三端离线PWM开关（ThreeterminalofflinePWMSwitch）的缩写。它将开关电源中最重要的两个部分——PWM控制集成电路和功率开关管MOSFET集成在一块芯片上，构成PWM/MOSFET合二为一集成芯片，使外部电路简化，其工作频率高达100kHz，交流输入电压85～265V，AC/DC转换效率高达90％。对200W以下的开关电源，采用TOPSwitch作为主功率器件与其他电路相比，体积小、重量轻，自我保护功能齐全，从而降低了开关电源设计的复杂性，是一种简捷的SMPS（SwitchModePowerSupply）设计方案。
TOPSwitch系列可在降压型，升压型，正激式和反激式等变换电路中使用。但是，在现有的参考文献以及PI公司提供的设计手册中，所介绍的都是用TOPSwitch制作单端反激式开关电源的设计方法。反激式变换器一般有两种工作方式：完全能量转换（电感电流不连续）和不完全能量转换（电感电流连续）。这两种工作方式的小信号传递函数是截然不同的，动态分析时要做不同的处理。实际上当变换器输入电压在一个较大范围发生变化，和（或者）负载电流在较大范围内变化时，必然跨越两种工作方式，因此，常要求反激式变换器在完全能量和不完全能量转换方式下都能稳定工作。但是，要求同一个电路能实现从一种工作方式转变为另一种工作方式，在设计上是较为困难的。而且，作为单片开关电源的核心部件高频变压器的设计，由于反激式变换器中的变压器兼有储能、限流、隔离的作用，在设计上要比正激式变换器中的高频变压器困难，对于初学者来说很难掌握。笔者采用TOP225Y设计了一种单端正激式开关电源电路，实验证明该电路是切实可行的。下面介绍其工作原理与设计方法，以供探讨。
1TOPSwitch系列应用于单端正激变换器中存在的问题
TOPSwitch的交流输入电压范围为85～265V，最大电压应力≤700V，这个耐压值对于输入最大直流电压Vmax=265×1.4=371V是足够的,但应用在一般的单端正激变换器中却存在问题。
图1是典型的单端正激变换器电路，设计时通常取NS=NP，Dmax<0.5（一般取0.4）,按正激变换器工作过程,TOPSwitch关断期间，变压器初级的励磁能量通过NS，D1，E续流（泄放）。此时，TOPSwitch承受的最大电压为
VDSmax≥2E=2Vmax=742V（1）
大于TOPSwitch所能承受的最大电压应力700V，所以，TOPSwitch不能在一般通用的正激变换器中使用。
2TOPSwitch在单端正激变换器中的应用
由式（1）可知，TOPSwitch不能在典型单端正激变换器中应用的关键问题，是其在关断期间所承受的电压应力超过了允许值，如果能降低关断期间的电压应力，使它小于700V，则TOPSwitch仍可在单端正激变换器中应用。
2.1电路结构及工作原理
本文提出的TOPSwitch的单端正激变换器拓扑结构如图1所示。它与典型的单端正激变换器电路结构完全相同,只是变压器的去磁绕组的匝数为初级绕组匝数的2倍,即NS=2NP。
TOPSwitch关断时的等效电路如图2所示。
若NS与NP是紧耦合，则，即
VNP=1/2VNS=1/2E（2）
VDSmax=VNP＋E=E=1.5×371
=556.5V<700V（3）
2.2最大工作占空比分析
按NP绕组每个开关周期正负V·s平衡原理，有
VNPon(Dmax/T)=VNPoff[(1-Dmax)/T]（4）
式中：VNPon为TOPSwitch开通时变压器初级电压，VNPon=E；
VNPoff为TOPSwitch关断时变压器初级电压，VNPoff=（1/2）E。
解式（4）得
Dmax=1/3（5）
为保险，取Dmax≤30％
2.3去磁绕组电流分析
改变了去磁绕组与初级绕组的匝比后，变压器初级绕组仍应该满足A·s平衡，初级绕组最大励磁电流为
im(t)|t=DmaxT=Ism=DmaxT=(E/Lm)DmaxT（6）
式中：Lm为初级绕组励磁电感。
当im(t)=Ism时，B=Bmax，H=Hmax，则去磁电流最大值为
Ism==(Hmaxlc/Ns)=1/2Ipm(7)
式中：lc为磁路长度；
Ipm为初级电流的峰值。
根据图2（b）去磁电流的波形可以得到去磁电流的平均值和去磁电流的有效值Is分别为
下面讨论当NP=NS，Dmax=0.5与NP=NS，Dmax=0.3时的去磁电流的平均值和有效值。设上述两种情况下的Hmax或Bmax相等，即两种情况下励磁绕组的安匝数相等，则有
Im1NP1=Im2NP2（10）
式中：NP1为Dmax=0.5时的励磁绕组匝数；
NP2为Dmax=0.3时的励磁绕组匝数；
设Lm1及Lm2分别为Dmax=0.5和Dmax=0.3时的初级绕组励磁电感，则有
Im1=E/Lm1×0.5T为Dmax=0.5时的初级励磁电流；
Im2=E/Lm2×0.3T为Dmax=0.3时的初级励磁电流。
由式（10）及Lm1，Lm2分别与NP12，NP22成正比，可得两种情况下的励磁绕组匝数之比为
(NP1)/(NP2)=0.5/0.3
及(Im1)/(Im2)=(Np2)/(Np1)=0.3/0.5(12)
当NS1=NP1时和NS2=2NP2时去磁电流最大值分别为
Ism1=Im1=Im（13）
Ism2=Im2=(0.5/0.6)Im（14）
将式（10）～（14）有关参数代入式（8）～（9）可得到，当Dmax=0.5时和Dmax=0.3时的去磁电流平均值及与有效值Is1及Is2分别为
Is1=1/4ImImIs1=0.408Im（Dmax=0.5）
Is2≈0.29ImIs2=0.483Im（Dmax=0.3）
从计算结果可知，采用NS=2NP设计的去磁绕组的电流平均值或有效值要大于NS=NP设计的去磁绕组的电流值。因此，在选择去磁绕组的线径时要注意。
3高频变压器设计
由于电路元件少,该电源设计的关键是高频变压器,下面给出其设计方法。
3.1磁芯的选择
按照输出Vo=15V，Io=1.5A的要求，以及高频变压器考虑6％的余量，则输出功率Po=1.06×15×1.5=23.85W。根据输出功率选择磁芯，实际选取能输出25W功率的磁芯，根据有关设计手册选用EI25，查表可得该磁芯的有效截面积Ae=0.42cm2。
3.2工作磁感应强度ΔB的选择
ΔB=0.5BS，BS为磁芯的饱和磁感应强度，由于铁氧体的BS为0.2～0.3T，取ΔB=0.15T。
3.3初级绕组匝数NP的选取
选开关频率f=100kHz（T=10μs），按交流输入电压为最低值85V，Emin≈1.4×85V，Dmax=0.3计算则
取NP=53匝。
3.4去磁绕组匝数NS的选取
取NS=2NP=106匝。
3.5次级匝数NT的选取
输出电压要考虑整流二极管及绕组的压降，设输出电流为2A时的线路压降为7％，则空载输出电压VO0≈16V。
取NT=24匝。
3.6偏置绕组匝数NB的选取
取偏置电压为9V，根据变压器次级伏匝数相等的原则，由16/24=9/NB，得NB=13.5,取NB=14匝。
3.7TOPSwitch电流额定值ICN的选取
平均输入功率Pi==28.12W（假定η=0.8），在Dmax时的输入功率应为平均输入功率，因此Pi=DmaxEminIC=0.3×85×1.4×IC=28.12，则IC=0.85A，为了可靠并考虑调整电感量时电流不可避免的失控，实际选择的TOPSwitch电流额定值至少是两倍于此值，即ICN>1.7A。所以，我们选择ILIMIT=2A的TOP225Y。
4实验指标及主要波形
输入AC220V，频率50Hz，输出DCVo=15(1±1％)V，IO=1.5A，工作频率100kHz，图3及图4是实验中的主要波形。
2信息化条件
2.1互联网
随着信息技术的飞速发展，互联网在现代生活中越来越普及。互联网具有信息资源海量、不受时间和空间限制的特点，因此它为自主学习提供了便捷条件。利用互联网强大的搜索引擎功能，搜索学习内容、疑难问题、模拟考题等。计算机网络平台提供了一个友好的交互界面，图文并茂，静动结合，生动有趣。由于院校的特殊性，我院学员除了可以在特定地点及方便时间上互联网外，还可以查阅军网内部丰富资源。互联网改变了传统的学习方式，提高了学习兴趣，提高了学员发现问题、解决问题的能力，使学习成为一种主动、积极的过程，自主学习意识进一步加强，学员真正成为学习的主人。
2.2电子图书馆
电子图书馆以互联网为平台，主要由实地图书馆和虚拟图书馆两部分构成。实地图书馆是与传统图书馆具有一样的馆藏图书功能，资源归本单位共享；虚拟图书馆是指本馆没有收藏但是从网络系统、数据库中可以获得信息的图书馆，例如维普、万方、CNKI等电子期刊，超星、国图、阿帕比、中国军事等数字图书以及硕博论文、外文数据库等等。学习者在相应数据库进行文献搜索、下载需要的论文、书籍完成知识的自主学习与深化，多角度、多维度的学习理论，广范围、广视角的了解应用。我院电子图书馆馆藏丰富，既有实地图书馆又有虚拟数据库，为学员学习提供了资源保障。
2.3软件工具
软件工具是指能够辅助学习的工具软件，例如绘图工具AutoCAD，ProE，3DMAX等，仿真工具simulink，EWB，Multisim，ansys等，不同领域选择不同的软件工具。以数字电子技术中常用的Multisim和EWB为例(如图1和2所示)，它具有丰富的元器件库和仪表库，当学完电路理论之后，学员大部分直观认识不深入，对电路是否能够实现所讲述的功能持怀疑态度，仿真软件恰好解决了这个问题。利用仿真软件构建虚拟的电路，通过仪表及指示装置，直观形象地看到电路现象，加深对理论的理解。同时，在实际搭建电路时，为了避免资源浪费及烦琐的调试，可利用仿真软件先验证设计电路的正确性，之后再去实际搭建。目前学员具有电脑使用条件，只需安装软件即可使用，软件工具的出现为自学提供了又一个有力的条件。
2.4自主学习平台
自主学习平台可以是远程教育学习平台，也可以是根据不同科目搭建的学习平台。其作用是学员在教员的辅导和帮助下，自主使用网络学习平台，有针对性地选择各种学习资源，调整学习时间，控制学习过程，以达到学习目标。自主学习平台具有辅、开放性、自主性、重复性、交互性的特点[3]。为方便学员数字电子技术课程学习，教研室设计了数字电子技术网络课程(如图3所示)。主要包含教案、视频、教案、习题、作业、答疑、测验以及参考资料等内容。
3以组合电路设计为例，借助信息化条件培养学员自主学习能力
3.1组织流程
组合电路设计内容丰富，方法多样。课本中讲述多以分立元件设计为例讲述，为拓展学员思路，本课程安排时笔者并未加以限定，只布置了任务，学员自行完成。教员布置任务，学员以小组形式开展学习。各小组实行组长负责制，针对任务组织学员讨论、确定方案，针对不同的方案安排组员提前查阅互联网、电子图书馆、网络课程等资料；课上分工协作，不同学员按照不同方案设计实现；学员自学仿真软件Multisim或者EWB，并借助软件仿真验证设计的正确性；设计报告由专人撰写，汇总各种方案及方法并进行描述；由于时间限制，并非所有奇思妙想都能一一设计实现，因此附加了拓展环节，集思广益，学员只需描述出新思路新创意即可；最后为检验学习效果，加入答辩环节，从小组中任意抽取一名组员，回答其他学员和教员提出的问题。
3.1.1设计任务
1个主评委和3个副评委共4人鉴定某项目，当主评委不赞同，但3个副评委全部赞同项目时，裁定项目通过鉴定；当主评委赞同并且3个副评委中多数赞同项目时，也裁定项目通过鉴定。试设计满足要求的逻辑电路。你还能想到哪些器件设计方法？
3.1.2小组分配
本教学班次共计43人，4～5人为一小组。组长负责分工，一般2人设计方案，1人学习仿真软件，1人撰写设计报告，最终集思广益，拓展创新方法。
3.1.3丰富的设计方案，多样化的仿真实现
借助分立元件实现电路设计组合电路是课本中主要讲述的方法，其他方法课本中并没有专门提及。另外，仿真软件使用方法，如何仿真电路都需要学员自行摸索。但从效果分析，学员都能够通过自学或者小组互助学习方式解决上述问题。现列举几种学员的设计方案及仿真电路。
3.1.4答辩环节
为保障学习效果，笔者设计了答辩形式的督促机制。要求在设计完成后，小组内每位成员都要掌握本组设计的电路方案，随机抽取某位学员上台讲解，一旦答辩不顺利，将会影响本组学员的整体成绩。在这种指导思想下，每位学员都参与其中，组内互助，使得方案形成时，每位学员也都掌握了知识。本次课程笔者提问了第一组的一位学员，答辩过程中每当出现思路断档，整组学员的精神都跟着紧张起来，但经过思考他顺利完成此环节，并且将创新性的设计思路也一同与大家分享。从答辩过程可以看出，第一组学员的团结与协作，看到了传统课堂上无法发现的闪光点。
3.1.5设计报告
第一项设计任务，第二项设计方案，第三项拓展及心得体会。前两项旨在对整个知识的梳理，第三项作用有两点，一是学员方面，总结收获及不足，创新新思路，例如第九组写到“电路设计注意布局，图纸与虚拟实验有着本质差距”，第一组写到“一个好的团队不光有一个好的带头人，还要有一群踏实肯干认真听话、积极进言的成员”。二是教员方面，便于发现学员学习中存在的问题，调查学员对教学实施的满意度，为后续教学提供宝贵经验。例如第五组写到”开关的选择开始由单刀开关接入不工作，后经小组讨论和教员指导换为单刀双掷开关完成电路仿真”。第二组写到“课程使我们认识到数电并非纯粹的理论学习，而是课堂发挥、试验动手等综合能力的培养”“增强了我们的发散性思维，是一种能力的提升”。
4效果分析
按照传统讲授组合逻辑电路设计方法，一般学员比较容易想到教员或者课本上讲述的方法，思路禁锢到此无法跳出。时序电路设计与组合电路设计课程形成了鲜明的对比，时序电路设计任务是课后习题，教员只讲授了一种设计方法，因此学员在设计过程中多数应用了这种方法，很难扩展思路，开拓创新。而此次组合电路设计是学员没有见过的任务，教员对其没有过多的限制，因此设计方案多种多样，学员自学的潜力此刻淋漓尽致地表现出来。在网络、仿真软件等信息化条件下，学员顺利完成了本讲内容的学习。学员不仅掌握了组合逻辑电路设计的多种方法和仿真软件的使用方法，还提升了自身的综合能力。从期末考试成绩上分析，平均分79.44，其中良好及以上24人。通过设计报告的心得体会及期末成绩分析采取自主学习模式学员多数比较赞同，收获颇丰。上述事实证明只要给予适合的条件，学员有能力并且能够出色完成自主学习，同时锻炼了学员的提出问题、分析问题、解决问题、语言表达等多种能力，强化了团队协作意识，激发了创新思维。
在直流伺服控制系统中，通过专用集成芯片或中小规模的数字集成电路构成的传统PWM控制电路往往存在电路设计复杂，体积大，抗干扰能力差以及设计困难、设计周期长等缺点因此PWM控制电路的模块化、集成化已成为发展趋势。它不仅可以使系统体积减小、重量减轻且功耗降低，同时可使系统的可靠性大大提高。随着电子技术的发展，特别是专用集成电路（ASIC）设计技术的日趋完善，数字化的电子自动化设计（EDA）工具给电子设计带来了巨大变革，尤其是硬件描述语言的出现，解决了传统电路原理图设计系统工程的诸多不便。针对以上情况，本文给出一种基于复杂可编程逻辑器件（CPLD）的PWM控制电路设计和它的仿真波形。
1PWM控制电路基本原理
为了实现直流伺服系统的H型单极模式同频PWM可逆控制，一般需要产生四路驱动信号来实现电机的正反转切换控制。当PWM控制电路工作时，其中H桥一侧的两路驱动信号的占空比相同但相位相反，同时随控制信号改变并具有互锁功能；而另一侧上臂为低电平，下臂为高电平。另外，为防止桥路同侧对管的导通，还应当配有延时电路。设计的整体模块见图1所示。其中，d[7:0]矢量用于为微机提供调节占空比的控制信号，cs为微机提供控制电机正反转的控制信号，clk为本地晶振频率，qout[3:0]矢量为四路信号输出。其内部原理图如图2所示。
该设计可得到脉冲周期固定（用软件设置分频器I9可改变PWM开关频率，但一旦设置完毕，则其脉冲周期将固定）、占空比决定于控制信号、分辨力为1／256的PWM信号。I8模块为脉宽锁存器，可实现对来自微机的控制信号d[7：0]的锁存,d[7：0]的向量值用于决定PWM信号的占空比。clk本地晶振在经I9分频模块分频后可为PWM控制电路中I12计数器模块和I11延时模块提供内部时钟。I12计数器在每个脉冲的上升沿到来时加1，当计数器的数值为00H或由0FFH溢出时，它将跳到00H时，cao输出高电平至I7触发器模块的置位端，I7模块输出一直保持高电平。当I8锁存器的值与I12计数器中的计数值相同时，信号将通过I13比较器模块比较并输出高电平至I7模块的复位端，以使I7模块输出低电平。当计数器再次溢出时，又重复上述过程。I7为RS触发器，经过它可得到两路相位相反的脉宽调制波，并可实现互锁。I11为延时模块，可防止桥路同侧对管的导通，I10模块为脉冲分配电路，用于输出四路满足设计要求的信号。CS为I10模块的控制信号，用于控制电机的正反转。
2电路设计
本设计采用的是Lattice半导体公司推出的is-plever开发平台，该开发平台定位于复杂设计的简单工具。它采用简明的设计流程并完整地集成了LeonardoSpectrum的VHDL综合工具和ispVMTM系统，因此，无须第三方设计工具便可完成整个设计流程。在原理设计方面，本设计采用自顶向下、层次化、模块化的设计思想，这种设计思想的优点是符合人们先抽象后具体，先整体后局部的思维习惯。其设计出的模块修改方便，不影响其它模块，且可重复使用，利用率高。本文仅就原理图中的I12计数器模块和I11延迟模块进行讨论。
计数器模块的VHDL程序设计如下：
entitycounteris
port(clk:instdlogic;
Q:outstdlogicvector(7downto0);
cao:outstd_logic);
endcounter;
architecturea_counterofcounteris
signalQs:std_logic_vector(7downto0);
signalreset:std_logic;
signalcaolock:std_logic;
begin
process(clk,reset)
begin
if(reset＝‘1＇)then
Qs＜＝“00000000”;
elsifclk＇eventandclk＝‘1＇then
Qs＜＝Qs＋‘1＇;
endif;
endprocess;
reset＜＝‘1＇whenQs＝255else
‘0＇;
caolock＜＝‘1＇whenQs＝0else
‘0＇;
Q＜＝Qs;
cao＜＝resetorcaolock;
enda_counter;
图2PWM可逆控制电路原理图
在原理图中，延迟模块必不可少，其功能是对PWM波形的上升沿进行延时，而不影响下降沿，从而确保桥路同侧不会发生短路。其模块的VHDL程序如下：
entitydelayis
port(clk:instd_logic;
input:instd_logic_vector(1downto0);
output:outstd_logic_vector(1downto0)
enddelay;
architecturea_delayofdelayis
signalQ1,Q2,Q3,Q4:std_logic;
begin
process(clk)
begin
ifclk＇eventandclk＝‘1＇then
Q3＜＝Q2;
Q2＜＝Q1;
Q1＜＝input(1);
endif;
endprocess;
Q4＜＝notQ3;
output(1)＜＝input(1)andQ3;
output(0)＜＝input(0)andQ4;
enda_delay;
2多涡卷混沌电路设计及仿真结果
由上述对JERK系统的分析可知，当系统参数α的取值合适时，利用非线性函数可以扩展JERK系统的指标2的鞍焦平衡点，从而使系统产生多涡卷混沌吸引子．而常用的非线性函数产生电路从研究报道来看，大多基于运算放大器这种电压模式电子元器件，使其在高频高速环境中的应用领域受到了限制．电流传输器作为一种既具有良好高频特性，又有良好的通用性和灵活性的电流模式电子元器件，在电子电路设计领域受到了广大国内外学者的关注．现以电流传输器为基本电路单元构造阶跃函数序列，并用模块化设计的方法实现多涡卷混沌信号产生电路的设计．根据混沌系统的状态方程及模块化设计方法可知，混沌信号产生电路主要由以下几部分电路单元构成：比例运算电路单元、积分器、反向运算单元及非线性函数电路单元．
3电路实验仿真结果
根据阶跃函数序列表达式的不同，选取合适的系统参数及元器件值，对电路及单方向或二方向多涡卷混沌电路进行相应的PSPICE仿真．
4结束语
利用第二代电流控制电流传输器构造了阶跃函数序列电路，并利用此非线性函数依据模块化设计方法设计了单方向、二方向分布及三方向分布的多涡卷混沌吸引子电路．分析该混沌电路的动力学特性，包括其随系统参数变化时的分岔图及最大Lya－punov指数，同时也通过PSPICE软件对构造的硬件电路进行了仿真验证，证实了这一方案的可行性．基于CCCII构造的混沌电路与基于运算放大器构造的混沌电路相比，它具有如下优点：
①因电流传输器的带宽与增益无直接的联系，其具有很好的高频特性，因而能够得到更高频率的混沌吸引子；
